微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 弱问: 如果subblock用到所有metal层, 那么是否会造成top-level走线困难?

弱问: 如果subblock用到所有metal层, 那么是否会造成top-level走线困难?

时间:10-02 整理:3721RD 点击:
Bottom-up hierarchical PnR,在top-level assembly时除了subblock外,还有少量ip和stdcell,
特别是摆在corner或edge处的subblock并不和pad连接,相邻的subblock彼此也不完全是点对点连接的,
以上这种情况,如果subblock用到所有metal层,subblock 上面routing blockage的存在, 导致top-level
的连线就有困难。 请有经验的大大分享一下做法, 谢谢。

如果subblock在 core中间, block所有metal layer,当然会引起问题,
2个解决方案
1) subblock尽量放旁边,别挡住中间的线和logic
2) top level应该少些logic ,如果logic太多,考虑再partition一个,
一般来说,如果完全block 所有subblock的metal layer routing(事实上很多
hier flow就是这么干的) , top的logic肯定很少,就是一些glue logic,
所以不在乎subblock被阻挡资源,
在subblock上走一些线缺省很难模拟影响,不过可以尝试走高2层的metal以上
比如 subblock本身有5层metal,你走metal 7 应该没啥问题,

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top