新人请教诸位，130nm工艺做到100MHz时序约束困难不？

新人请教诸位大神，对于一个初学者来说采用130nm工艺频率做到100MHz，时序约束困难不? 或者说要考虑哪些比较棘手的问题，需要特别提前下功夫的方面。门数大概10到20万，由于要做毕设，才开始学，先请教前辈心里先有个底，感激不尽！

自顶一下，初学，啥都不懂

.13工艺100MHz轻轻松松。除非设计很不合理，一个时钟周期内做了太多的事。

虽然没接触过后端，但130nm肯定能hold住100MHz的
话说130nm的FPGA都能上100MHz，好像cyclone系列就是吧

放心去做毕业设计，没问题的！

感谢感谢

谢谢了哈，这样心里就有个底了

多谢了，论坛是个好地方

很容易做到