微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 是不是插入门控时钟一定会降低功耗呢

是不是插入门控时钟一定会降低功耗呢

时间:10-02 整理:3721RD 点击:
仿真一个规模比较小的电路,(1)发现没有加clock_gating的时候,功耗0.8uw,(2)加入latch的clock_gating时,功耗0.85uw,(3)加入none的clock_gating时,和没有加的功耗差不多。请问各位前辈,是不是我的脚本写的有问题,还是有可能加入门控后反而功耗有所增加呢?

规模太小了,看不出来的, 你的功耗怎么计算的, 直接report_power ?
参数如果不设, 导致的结果有可能失去了意义,
你有多少flop?整个多少gate,clock gated 了多少flop?

功耗比较,静态?动态?
gating的条件,3个bit,8个或者16个?
等等因素很多,不一定加了就一定会降功耗

说个极端的例子,
只有一个FF,偶尔出现个gating的case,如果你加个clock gating cell,功耗一定反增不减

谢谢各位前辈指点

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top