大规模电路的路径延迟是如何计算的，是用矩的方法吗？

elmore已经是比较粗略的计算了， 和规模大小关系不大吧，
CAD算法的书讲的算法有很多， elmore， AWE,anordi ， 被用在工具上，
一个比一个精确，具体算法还不是很清楚

谢谢小编，无论是用那种算法，如何将这些算法运用到整个大规模电路中呢?像用elmore的话，分析一个很小的RC网络看起来比较明了，但是如何分析有很多单元的整个电路呢
另外，小编是否可以推荐一些ＥＤＡ算法的好书，谢谢

谢谢小编，无论是用那种算法，如何将这些算法运用到整个大规模电路中呢?像用elmore的话，分析一个很小的RC网络看起来比较明了，但是如何分析有很多单元的整个电路呢
另外，小编是否可以推荐一些ＥＤＡ算法的好书，谢谢

matrix矩阵估计是要用的，解方程啊，
书 以前学校里面 看过些，不记得，
什么 CMOS VLSI CAD algorithm ,全是英文的， google下看看
全是讲算法的， 和编程还有点关系