• · 请假sram layer问题12-30
• · how can I tream out .def file only a block of design？12-30
• · 为什么后端PR可以修掉前端的DRC violation？12-30
• · ICC中怎么报clock tree的所有的latency？12-30
• · 求解：timing signoff 是后端的哪一步？12-30
• · encounter中在GUI下经常出现IO或conner无法调整位置12-30
• · ICC中CTS的问题12-30
• · First Encounter load 問題12-30
• · First Encounter import12-30
• · Cadence软件安装出现Bad Windows情况12-30
• · 请教一个问题，在ICC里头如何快速的判断一个Object的类型。12-30
• · 多边形的FloorPlan的处理问题12-30
• · power analysis signoff12-30
• · 后端的一些问题12-30
• · LVS的net数量错误分析12-30
• · 问一个spef抽取的问题12-30
• · 求教：Astro里怎么把core的形状设成L形的或者可以留出一块空白的面积12-30
• · 有点古怪的LVS问题: NON-IDENTICAL SIGNAL NETS( POWER OR GROUND NETS)12-30
• · 请教：为什么我把做完的一个PCELL的SKILL文件导出后，再倒回去有的Layer没有了？12-30
• · magma 版本请教12-30
• · 请问：如果时序的冲突在目标的10％以内，就可以直接进行布局布线？12-30
• · Enounter如何定义多个clock不扇入到同一寄存器？12-30
• · 一个模块（RTL级）做成硬核的大体流程是什么？顶层如何调用硬核？12-30
• · 有关hold的问题？12-30
• · abstract.thechfile 如何加入12-30