• · PT分析floating gate,如何根据report对网表进行修改？12-30
• · 深入讲解上拉电阻和下拉电阻的书籍！12-30
• · encounter关于max_transition12-30
• · 请教个关于DFT test mode的问题12-30
• · abstract 問題12-30
• · 在EDI中修timing，如何使得加入的buf延时增大（不使用delay cell）？（已解决）12-30
• · 有听过世芯电子这家公司的没？12-30
• · 求助关于memory包边既要加endcap又要加dcap的方法12-30
• · 求救啊~~~有哪位大大知道中颖的ic布局职位怎么样12-30
• · ICC 跨 hierarchy 连线12-30
• · 弱弱的问下，什么是cell row？12-30
• · power analysis activity12-30
• · 感觉这里人气不是很旺啊？12-30
• · 求助关于CPF hier形式的实现过程12-30
• · Design compiler license secret data 不能计算12-30
• · 多晶硅栅的两端是否可以都接金属呢？12-30
• · 有大侠单独用nanroute吗？12-30
• · tcl 产生随机数12-30
• · 请教模数混合仿真a2d12-30
• · IP核的logic 测试模式，需不需要单独给这种模式编写一个sdc做timing检查？12-30
• · 版图中电阻的长度有限制吗？12-30
• · 低功耗设计的一点资料，帮忙翻一下12-30
• · EDI: ERROR FE-CTS ran into internal error是什么意思？12-30
• · 想学习后端，但是没有项目，学起来会比较慢，求后端项目？12-30
• · EDI route前后timing差距很大，会是什么原因呢？12-30