微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 在EDI中修timing,如何使得加入的buf延时增大(不使用delay cell)?(已解决)

在EDI中修timing,如何使得加入的buf延时增大(不使用delay cell)?(已解决)

时间:10-02 整理:3721RD 点击:

如题所示。ECO加在clk tree上的buf如何使得其延时增大。而起不使用delay cell?

不出Transition问题的情况下 size down.

多加 小 clock buffer吧, 比如 CLKBUFX2 , X4 这种,
不过clock buffer 本来delay就小, 差别不大

恩。clk buf delay 很小,而且通过ECO加入的,delay及其小。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top