微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > EDI route前后timing差距很大,会是什么原因呢?

EDI route前后timing差距很大,会是什么原因呢?

时间:10-02 整理:3721RD 点击:
EDI9.1 ,place CTS timing都可以接受,而且比较一致,
wns :-0.18 ,tns :-15 , violation path 100多条。
route后突然变的很差: wns :-0.8 , tns:-800 , violation path 3000条
设计的利用率才78%,也没有什么congestion,sdc都是一样的,为何前后差距如此大呢?

TrailRoute 和 nanoroute之间timing correlation的问题,主要还是由于寄生参数抽取的偏差,以及布线方式不同造成的,EDI9.1以后可以在postCTS阶段就用TQRC做RC extraction,这样会好一些。

TQRC是EDI自带的吗?我这个EDI9.1好像没有。
或许是应该需要另外安装的吧。

EDI9.1里的RC extraction effort设为medium就是TQRC,设为high就是IQRC。

你做下optDesign -postroute -si 啊
不优化的timing肯定差啊, route之后本来就变差,要优化回来的

ok,了解了。谢谢

学习了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top