微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > cadence PR工具innovus 设计告高速电路时 时序和PT中有差距

cadence PR工具innovus 设计告高速电路时 时序和PT中有差距

时间:10-02 整理:3721RD 点击:
大家有没有发现cadence的pr工具时序跟PT对不准,我直接在PR工具中读入spef参数文件,得到的时序结果都有不小的差异(几十ps,而且有很多path)。时钟树上的delay跟PT中差距也比较大,大家有没有发现这种情况?设计高速电路的时候,并不想通过加大uncertainty来加紧约束。

cadence的sign off 应该是Tempus吧。不同家的产品一直都存在偏差的。

不管哪家的,pr工具和signoff工具时序肯定会有些差别的,只要在可接受范围内就行

Innovus直接把Tempus的源代码拷过去用了,所以非特殊情况报出来时序都是一样的,误差0ps。

thanks

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top