后端的一些问题

1.DC后可以允许有一些hold time violation存在?
2.encounter P&R时做到post-router timing 没有setup/hold violation就行了?
然后接下去就是用pt做STA分析?
3.关于异步复位信号,在DC时声明了(set_dont_touch_network)怎么在encounter里面给它做时钟树?
4.dc后得到的*.sdc再用于p&r时需要做很大的修改吗?还是只用删除一些encounter不认识的就行?

1.可以，dc主要看setup timing，，hold由后端来fix
2.对，基本上达到signoff要求就行， 然后pt分析，有问题再eco，或再做，
3. 只要你不设dont_touch_network , edi会自动对highfanout net做 综合
除了clock net在CTS的时候做
4. 不需要，最好dc综合后 用pt做一次 基于wire loadmodel的timing检查，
然后写出sdc给edi，
后端工具对sdc的要求是一些不太认识的语句，
比如set_wire_load_model* , set_ideal_network ,set_logic_zero
等

大虾，小弟不太明白为什么在后端解决hold time呢?

hold 和 clock tree skew 有关，一般是cts之后才看，
主要涉及到插buffer问题，
芯片面积允许的话，都不是问题的问题， 因此前端没必要关心他，