微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > Enounter如何定义多个clock不扇入到同一寄存器?

Enounter如何定义多个clock不扇入到同一寄存器?

时间:10-02 整理:3721RD 点击:
设计中有多个clock 源扇入到同一个reg,
实际上只有一个clock是有效的。 如何定义STA时只分析一个clock 进入reg?

可以通过caseanalysis 来分析么,
或者通过不同mode 的sdc来做啊

多谢小编指教,
是一个root点定义多个clock的情况。
若弄几个mode的sdc,对于修timing会比较麻烦。

sdc是支持多个clock定义在一个pin上,
timing option开启 enable_multi_clock_on pin
setAnalysisMode -enableMultiClockonReg (好像是) ,
但是不同mode下的clock最好分模式,否则混在一起看不清的
用mmmc啊, edi的mmmc最清楚了

谢谢小编。我再找找相关的设置,昨天没有找到。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top