• · 前一级逻辑门输出的transaction就是一下级逻辑门输入的transaction吗？12-31
• · 请教几个关于dummy的问题12-31
• · 如何通过lef生成milkway文件12-31
• · 为什么综合出的网表会有双倍高度的cell12-31
• · tapless工艺，多种处理方案未能通过LVS验证12-31
• · PD环境虚拟机运行文件，可以直接用虚拟机打开。12-31
• · 有谁知道芯片的门数是怎么计算的？12-31
• · 请教Smic 40nm 标准单元库中 栅长 C40 和C50 各有什么优缺点？12-31
• · calibrelvs过不去，有人知道这个怎么解吗，谢谢12-31
• · PT如何提取带时序带功耗的lib12-31
• · Generate Clock Spec 时出错，软件直接崩溃退出12-31
• · track,site,row之间的关系12-31
• · synopsys PT 的latch-based design 在min_pulse_width 检测存在大问题？12-31
• · 急招数字IC工程师12-31
• · 求教：用starrcXT转nxtgrd到TLU+12-31
• · 关与ICC-200809-SP5 "module is not defined" 原因以及解决办法12-31
• · 关于TSMC 40nm shrink的问题，请大家不吝赐教！12-31
• · STA 中pt读入sdc文件出错12-31
• · Soc Encounter如果只有pin没有pad，用offset来固定pin的位置，I/O文件该怎么写？12-31
• · Design Compiler如何优化掉一个不用的逻辑？12-31
• · 怎样产生synopsys design compiler使用的lib、db文件12-31
• · 菜鸟来问：做ATPG时需要读入的library文件是什么文件12-31
• · 已解决--SDF的读入问题 STA12-31
• · my icc2 annot initilize floorplan , why？12-31
• · encounter 和 ICC set_clock_uncertainty 的设置12-31