前一级逻辑门输出的transaction就是一下级逻辑门输入的transaction吗？

小弟，有个问题请假一下各位大侠：
1.前一级逻辑门输出的transaction就是一下级逻辑门输入的transaction吗?
前一级逻辑门输出的信号波形要经过导线的delay之后才能到达下一级逻辑门的输入，那么在此期间，前一级逻辑门输出信号的transaction会改变吗?
2.当用set_drive_cell命令用一个cell加到input pin上的时候，这时候我们认为在input pin上加了一个transaction，我们认为这个transaction是用
我们所加入的cell信息查表计算的，查表的两个输入是cell的输入transaction和load， 但是我们所加的cell的输入transaction并不知道啊，怎么算他输出的
transaction呢?
谢谢

是transition不是transaction，拼错了，谢谢

没有人帮忙解答吗?小编大侠们来看看呗，谢谢

1、是的。output transition time = output delay 30%~70% 的那段时间。也有一些库是用10%~90%来算的。具体情况自己分析。
2、对于用set_driving_cell命令加入的cell，它的input transition查看cell最快的那栏。因为工具认为对这个cell的驱动是无穷大的。

做了个实验：
1. 前一级逻辑输出的的transition就是下一级逻辑输入的transition，跟中间net没关系；
2. set_driving_cell加到input pin上cell的延时和transition是按照输入transition为0进行查表计算的，
这个就是说这个算出来的延时和transition也不是准确的，但是比set_input_transition要好，因为可以利用load的电容，多少能提高点准确度

按照输入transition为0查表，就是利用库里查找表的最小项，因为每个查找表的不一定是0开始，所以如果你设置为0，那么只能按最小的查

好的，谢谢。你这里所说的最快的，对于transition来说就是最小的那个

谢谢4楼的解答，我搞清楚了
再有就是你所说的最快的，对于transition来说就是最小的那项

嗯，你说的没错。我想表达的就是这个意思。
能自己动手实验，解决问题。赞一下。