关于TSMC 40nm shrink的问题，请大家不吝赐教！

我们知道TSMC 40nm工艺是由45nm工艺直接微缩 (Linear shrink)得来的。
那么，如果打算用TSMC 40nm投片，数字部分综合的时候，DC综合得出的面积，是基于45nm下的吗?如果要想知道40nm下的工艺，还要再乘以一个系数?

一般是这样的。跟你拿到的lib有关

不需要的，40的flow是transparent的，就是你根部不需要管什么45,40
直接用40的东西做就行了

谢谢指点！
如果是已经使用了40nm的库，那为什么有些人还需要shrink的面积呢?
对这个shrink面积不是很理解，能解释一下吗?
谢谢！

die size * 0.81 （ each side shrink 0.9 )

where?

正解！

我来评价一下，这套库整体不错

小编你好，请问你当时做TSMC40的时候，MOS管最小的Length是取40nm还是45nm?因为要shrink，实在不知道怎么取size。