tsmc 16 ff+ process , hold margin setting
时间:10-02
整理:3721RD
点击:
what your setting of hold uncertainty in your design , near temc 16ff+ process ?
following TSMC 16ff+ signoff guideline
谢谢。 在TSMC/。 ,那个位置? 我没有找到, 我们有tsmc完整的design package ,但是没注意到这个
1. 使用的TSMC的stdlib?2. 能找TSMC request吗(因为我告诉你你信我吗)?
TSMC 的 hold margain 非常高。
看你的设计,可以spice 去仿真,然后自己得到这个值
我的设计一般都是综合给clock设置0.1ns的hold uncertainty