微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > clock tree上buffer数量衡量指标(欢迎版大及各位有经验的参与谈论)

clock tree上buffer数量衡量指标(欢迎版大及各位有经验的参与谈论)

时间:10-02 整理:3721RD 点击:
如题,有时CTS后timing满足,但是如何权衡buffer的数量是否合理?
或者说如何知道插入了过多的buffer而导致了较大的功耗?
大家在做完CTS后是如何权衡的呢?谢谢 谢谢 谢谢

一般buffer的数量和latency的值成正比,我一般会看clock 最长路径有没有绕路,latency是不是合理考虑到距离因素。
clock tree上的功耗,gating应该能控制一部分,在满足gating时序的前提下把gating cell尽可能靠root 放

谢谢您的回复
那么(1)如果你发现最长路径绕路了(假设不是由于拥塞造成的), 如何判定该路径的合理性?应该如何处理,以减少其latency?
(2)请教一下,latency占时钟周期的百分比有没有参考范围?35%~40%是否合理呢?
谢谢

Insertion Delay这个好办,先选出最快Buf/Inv,用RouteType算出最快线长,如果不违反最大线长约束就会按这个来长Tree,后期再Resize。这是CCOpt引擎的流程。
Power,这个很不好办,我还没见过能自动牺牲Insertion Delay换取功耗降低的CTS引擎。

学习中。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top