晶体管(或者gate)数量跟DieSize的关系

１个与非门对应4个晶体管。根据驱动能力不同，晶体管的大小差异很大。大致可以以1个门1.5um2来估计。

门电路的面积乘以门的数量是能大概算出纯逻辑size，我是对Diesize没有经验，想知道个经验值估算版图面积。
还是谢谢了！

還是請 P&R 工程師將設計放入 APR 軟體, 然後用 initial floorplan 設 core ratio 為 1.0, utilization 為 0.7 那你就可以得到較初估的 Die Size.

假设所有单元紧密排列，通过脚本查找累加.lib中cell的面积信息，或 .lef中的面积信息计算；
后者更好一点，可以加入单元相隔空间这一属性。

这个可以一试