• · design之前netlist 中为什么不能有这些语句12-30
• · ICC多电源设计流程遇到问题了，大侠帮忙看看吧！12-30
• · hold 违例修不掉，怎么办？12-30
• · calibre nmLVS-H 如何extract/recognize 每级的text(label)12-30
• · maximum current density for 1M是什么意思12-30
• · 请教encounter新版本如何添加IPO12-30
• · 在nano route 的时候出现the metal thickness of routing layer me1 is 0.00000012-30
• · floating shape/pin是什么意思？12-30
• · 急！求助calibre，rule file 问题~12-30
• · 请问各位关于综合时时钟约束的问题12-30
• · timing check12-30
• · DC可以综合三态门吗？12-30
• · 各位大神帮忙看下DC综合的问题，谢谢！12-30
• · ★★★后端如何保证由寄存器送出的分频时钟，满足jitter要求？★★★12-30
• · 让dc工具识别verilog文件中的`include12-30
• · 请教：ASTRO做macros/pads遇到的问题12-30
• · 后端仿真问题一大推，求解12-30
• · 同一个clock的setup违例问题12-30
• · 1P6M和2P6M12-30
• · ICC 设置 clock reference 的问题12-30
• · 不加PAD能做后端吗？12-30
• · 在ICC中可以重新命名数字的电源和地吗？12-30
• · 请教版主：PT 分析中的RC-009 Warning 的问题12-30
• · PT时序分析 RC-009问题12-30
• · 综合后的网表中有assign12-30