微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 同一个clock的setup违例问题

同一个clock的setup违例问题

时间:10-02 整理:3721RD 点击:

如图



这个是RB端口与SB端口之间的违例,这种设false_path怎么设置呀?
还有就是这一个clock路径上有很多这一类的违例,是不是要一个一个的设false_path呀?有没简单一点的方法呀?

这个按beginpoint用disable的命令从SB到RB端口可以设置,命令里面可以用*号的

RB是复位信号的么?你是不是有set_input_delay -clock tck rst ?
我的约束文件一般不加这个,因为我的是异步,如果加了这个,默认上是认为你的复位信号和tck是有同步关系的,虽然方便dc分析,但是实际不是这个情况。

好像是设了input_delay,我现在设了false_path -through,把他约束了

那现在是否解决问题了,我当时加这个约束,然后做后仿的时候会有warning,然后才意识到这个问题的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top