• · 给std库添加LM,Permission denied12-30
• · 标准工艺库的电压问题12-30
• · 关于多速率系统的综合问题12-30
• · 怎样用starrc生成多个NETLIST_FILE？（已解决）12-30
• · 门控时钟需要修改RTL代码吗？12-30
• · 关于加spare cell的问题12-30
• · set_false_path什么条件下用到？12-30
• · ICC中可以同时用不同高度的stancell完成布局布线吗？12-30
• · 关于report_clock_timing和report_clock_tree12-30
• · 用ICC做pandr时找不到VDD电源线12-30
• · 一个时序违例该如何约束？12-30
• · 有谁知道chartered（GF）0.35um工艺标准单元的filler名称啊12-30
• · 做CTS时，generate clock spec的buf选项里只有一个可选12-30
• · dc综合时怎样指定使用cell12-30
• · module的Power ring12-30
• · ICC做MCU后端设计数字模拟power定义12-30
• · 后仿hold问题12-30
• · 关于ICC中删除输入端口悬空的cell的方法12-30
• · 关于DC里面的retime，求高人详细解释下12-30
• · encounter如何检查被优化器件12-30
• · 数字前端和后端的区别？12-30
• · 请问在clock tree上有HVT CELL会造成问题吗？12-30
• · verilog综合中的一些问题12-30
• · ICC能直接写出模块的lib或者db文件吗？12-30
• · 为什么在MAX下去做CTS？12-30