• · EDI已经出2012-12.00版本12-30
• · astro preroute stand-cell问题12-30
• · icc输出的sdf文件为何没有连线延时信息12-30
• · CTS布线问题求解，关于double via rate12-30
• · calibre DRC时怎么设定只显示错误的类型12-30
• · dc综合的2个问题12-30
• · stagger IO 的设计12-30
• · Formality 读入SVF文件有错12-30
• · 求助：功能验证中读入svf的问题？12-30
• · 用DesignWare库综合出来的FIFO面积无比大12-30
• · virtuoso的TF文件跟ICC要用到的TF 有什么区别12-30
• · 一个icc congestion 表示的问题12-30
• · icc中如何把spare cell的port连接停留到metal212-30
• · calibre做lvs时为什么我定义的MOS管的sd连在一起了12-30
• · astro新手问题12-30
• · 求助PT反标max min typ的问题12-30
• · 求助：DC综合check-timing的报告，synch_enable.next_state等信息，如何查找问题点12-30
• · ICC中的DRC12-30
• · 关于setup holdup time计算12-30
• · 网表的优劣12-30
• · encounter在rail analysis中产生的电流值可靠吗？工具是怎样算出这个电流值的？12-30
• · 初学后端 不是很理解PSE 和 OSE 求解.谢谢12-30
• · 有对xilinx板卡/器件发烧的么 ML505,ML60512-30
• · 请问成都有哪些单位要招数字后端？12-30
• · trace scan chain 如何设置12-30