• · 请教DC综合对输出时序约束问题12-30
• · 有没有发现smic55的工艺时钟绕线前和绕线后差别很大？12-30
• · DC初步综合的默认设置是什么，达到时序目标15%是什么意思啊？12-30
• · VMware安装ISO系统问题？12-30
• · Encounter 的 power supply 接到 core ring 用什么 command 和 option12-30
• · DC综合 RAM报的延时问题12-30
• · 学习TCL遇到一点问题12-30
• · chip size是否会影响到power分析12-30
• · encounter streamout的units设置12-30
• · 请问谁有low power 物理设计的资料12-30
• · 请教 Encounter 中 sroute 的一些问题12-30
• · dft时clock divider怎么办？12-30
• · 在综合的时候timing完好，在PR的时候出现很大问题，求解释12-30
• · CDL文件里面电阻LVS认不到12-30
• · CDL IN 导入出错的问题12-30
• · 请教综合约束create_generated_clock问题12-30
• · 谁有IC Compiler II的doc12-30
• · abstract抽取LEF后引脚位置不对12-30
• · trail routing很好可 nano routing 后很多pin 都没连上12-30
• · 在encounter中，详细布线时pin没有连线？12-30
• · Cadence IC 6151 在 Ubuntu 14.04上安装遇到的问题12-30
• · 各位大神啊，有没有简单的方法将IC5141装在Linux系统下啊12-30
• · 测试模式与功能模式下的时钟树有什么区别或联系？12-30
• · 65nm SMIC PLL在RTL代码的例化问题12-30
• · 上海广芯微电子的HR留给去面试的人的印象怎么样？12-30