DC综合 RAM报的延时问题

两次综合用的同一个RAM库，为什么延时差距这么大?如下图，上面一个是以前学长综合后的电路报的timing信息，下面的是本人最近综合报的timing信息。调用的都是同一个RAM,但是一个是1.03，一个是3.26.

这个是synopsis memory吧，看具体.lib 值 ，或者EMA （ synopsis 不知道叫啥）的配置引起，
report_delay_calculation -from memory/clk -to memory/q,
看下lib file 里面

好的，谢谢！

Q端出来的负载太大了。

谢谢。之前，我看过Q端的负载，上面一个设计中是0.004pf，下面的是0.008pf，感觉差别不大。
现在问题解决了，主要是RAM的问题。

用的不是同一个RAM 吗?

是同一个RAM。根据RAM的lib，RAM的延时会考虑四个管脚（*【3:0】）的输入情况。默认情况下，是分析所有情况下最差的，可以用set_case_analysis来限定某种情况。

谢谢小编