• · 在dc中如何用一个脚本将所有cell的port都输出出来？12-30
• · Full Custom Digital Design的APR问题12-30
• · PT bc_wc和ocv分析设置12-30
• · 用Assura进行LVS检查错误未能解决，请各位帮帮忙12-30
• · 菜鸟求助！spectra怎么测RMS抖动12-30
• · 第一次学做P&R，请问一下，怎么定义pin的位置啊？12-30
• · 求助ICC布线时GCell too large的问题12-30
• · 生成evcd文件时报error12-30
• · 我的Laker和Calibre有license冲突，请高手指点12-30
• · ICC中布的block怎样产生不同corner下的.lib or .db文件12-30
• · ICC读入design的问题12-30
• · synchronous pins和excluded pins12-30
• · IC Compiler timing report annotation symbol12-30
• · 求正版的陈春章的物理设计一书。12-30
• · 关于过两级mux的时序约束的添加12-30
• · 时序不知该如何修，求助！12-30
• · Perl和TCL，对数据结构的中文翻译不一样，讲起来真费劲。12-30
• · check_physical_design -stage pre_place_opt 有错，求助！12-30
• · DC的策略12-30
• · DVFS在DC中的实现疑惑12-30
• · ICC中如何定义电源和地12-30
• · 40nm12-30
• · 讨论65nm以下工艺的Timing Signoff的问题12-30
• · 求各foundry的关于SSO的资料12-30
• · StarRC 提取RC参数准确性12-30