微波EDA网,见证研发工程师的成长!
搜 索
首页
微波射频
射频和无线通信
天线设计
硬件设计
PCB和SI
通信和网络
测试测量
应用设计
研发杂谈
研发问答
首页
>
研发问答
>
微电子和IC设计
>
IC后端设计交流
> 时序不知该如何修,求助!
时序不知该如何修,求助!
时间:10-02
整理:3721RD
点击:
以上是时序图,感觉好像没有修的余量了,新人刚学ICC,求助高手!
不同clock之间吧,false path吧
明白了 谢谢!
不同时钟之间要设false path
上一篇:
Perl和TCL,对数据结构的中文翻译不一样,讲起来真费劲。
下一篇:
关于过两级mux的时序约束的添加
时序
相关文章:
关于用PT做静态时序分析的一些入门级问题
求助,下图中的时序约束在dc中如何实现
最近刚学DC,时序违例不知道怎么处理,求指导!
时序原件的recovery和removal时间是如何定义的
DC检查时序的问题
时钟树综合前的时序检查
栏目分类
移动通信
微波和射频技术
无线和射频
PCB设计问答
硬件电路设计
嵌入式设计讨论
手机设计讨论
信号完整性分析
测试测量
微电子和IC设计
热门文章
Cadence最新推出了Innovus听说
求助:calibre pex问题!
set_dont_touch和set_dont_to
Cadence IC 617最新版,稳定
innovus中如何用dbGet命令get
求DRC关于metal slot违例解决
接地的逻辑 icc
dct或者icc里的 spg 到底如
Copyright © 2017-2020
微波EDA网
版权所有
网站地图
Top