生成evcd文件时报error

在top中加入$dumpports()后，生成的verilog.evcd文件的下面提示：
Errors have been detected.Output log file was not generated！

已经解决。由于部分信号(sel)是在top中接的1‘b1，把这些信号用下面的方式修改后ok
wire sel；
assign sel=1’b1；