微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > CDL文件里面电阻LVS认不到

CDL文件里面电阻LVS认不到

时间:10-02 整理:3721RD 点击:
CDL文件.SUBCKT test*.PININFO
RR0 net10 net5 $[R2] $W=2u $L=20u M=10
RR1 net10 net5 $[R1] $W=2u $L=20u M=10
RR2 net10 net5 1K $[RP]
RR3 net10 net5 14.4154K $[H2] $W=1.3u $L=10u M=1
.ENDS

Dracula LVS验证的时候,根本就不认网表中RR0RR1
必须要在$[R2]前面加上电阻阻值,像RR3那样,才能认不出
我又不想让LVS检查R值,只要检查W L M
怎么办样设计才能让RR0RR1认出来?

谢谢!

看一下rule文件的检查项

check LVS file!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top