• · 急！求TSMC 65nm or 40nm core 的symbol library库！12-30
• · create_eco_astro_constraints 错误求助12-30
• · 关于virtuoso提取lef问题12-30
• · px做功耗分析12-30
• · 怎样对有pad的设计进行DFT综合12-30
• · 内部推荐职位: P&R and FE的有经验人12-30
• · 求助各位大神——ptpx功耗分析问题12-30
• · PT-PX功耗分析报错12-30
• · 脉冲同步电路后仿真问题12-30
• · 问：design_analyzer 读*.v文件，为何关闭？12-30
• · 求问IO中的三组电源地分别是干什么的？12-30
• · 不通过ECO的方式，后端工具可以直接在P&R的过程中添加Physical only的CELL吗？12-30
• · ICC中利用脚本将寄存器组按照一定的阵列摆放12-30
• · EDI tcl命令返回值，HELP,HELP12-30
• · encounter pin access problem12-30
• · 把.v的网表文件和其他模块的cdl合并然后转换为.spi文件要用到什么指令？12-30
• · partitation的Design如何CTS12-30
• · failed to find tile table property of master XXX12-30
• · 时钟管理模块的约束怎么加~help！help！12-30
• · 关于encounter中routing overflow的值12-30
• · About AOCV12-30
• · partation后的lvs问题12-30
• · soc encounter12-30
• · Encounter:添加加filler时出现ERROR：Die area includes more than one polygons12-30
• · ICC200906的问题12-30