• · 应届硕士数字后端找工作容易不？12-30
• · 外行请问数字后端技术的更新速度？12-30
• · astro布线布不通的问题。12-30
• · 为何PR工具会出现DRC错误？12-30
• · 不同track的标准单元功耗比较12-30
• · 求助，SOC encounter如何自定义io位置12-30
• · Cadence的时序sign-off工具ETS12-30
• · 我insert dft后gating的TE端还是接0，并且gatint被mux bypass。为什么呢？12-30
• · encounter VDD GND 电源问题12-30
• · DC无法显示图形界面怎么办12-30
• · 求指教ICC中place步出现miss capacitance attribute的问题12-30
• · 请教silvaco-tcad问题12-30
• · 测试模式下sdc约束12-30
• · 关于在flip-chip中，RDL跟bump drawing的一些疑问？求解答或探讨12-30
• · OCC inset DFT 插入的clcok controller端口全部悬空，怎样解决12-30
• · encounter的时序分析报告问题12-30
• · 数字IC菜鸟，有偿寻求引路人！12-30
• · 求助。lvs报错了，如何修改？、、12-30
• · scan simulation 遇到的问题12-30
• · 关于memory的bist pin的问题12-30
• · 求助，sroute布线层12-30
• · 紧急求助EDIS11优化hold时报奇怪的warning12-30
• · 求助pt的sdf反标问题12-30
• · DC关于inout端口的处理12-30
• · dc综合时可以在pad上create_clock吗？12-30