微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 测试模式下sdc约束

测试模式下sdc约束

时间:10-02 整理:3721RD 点击:
请教各位大侠, 测试模式(DFT)下的sdc该怎么编写,根据什么来写,和功能模式下的写法类似吗?

就是clock ,周期等, 主要是检查hold time

谢小编的答复。那就是把功能时钟换成测试时钟,其他的和功能模式下都一样?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top