关于在flip-chip中，RDL跟bump drawing的一些疑问？求解答或探讨

1.具体是等I/O位置以及IP位置定好才去group up bump吗?
2.bump array是不是不能摆在IP上面~是不是因为RDL层上的线会影响高频的IP，还是其他原因?
3.RDL层加的dummy bumps 是不是跟低层加的dummy metal的作用是一样的?
4.RDL层的布局一般是不是四周是接IO 的 bump array，中间是用于power的array.
5.其连接的方向是chip--RDL层--通过solder bump--到substrate--通过solder ball---到board上。
:loveliness: :loveliness: :loveliness: :loveliness: :loveliness: :loveliness: :loveliness: :loveliness: :loveliness:
希望哪位大大知道的解答一下 不胜感激！不胜感激

icfbicfb呢

友情帮顶

是工具加bump还是手工加

手工呀！需要自己定制bump

1 通常是的，但要看前端的约束，必要的话可以跟相关工程是沟通调整IO位置
2 这个要看rule，tsmc的会提及相关的注意事项，其它工艺不晓得
3 类似，但肯定不完全一样，毕竟不需要平坦化
4 yes
5 yes，当然不同的assembly house可能会有差别
full custom没什么前途，建议及早转方向

我是做PR的 是目前有个大项目需要做flipchip 需要手动画RDL 之前没做过

为什么full custom没前途呢

数字的不用说了，能画二十年吗?
模拟的还凑合，如果二十年后你比模拟电路工程师的电路知识多的话，那还ok，如果那时还按照电路工程师的指示画layout，嘿嘿
如果你是老板，还会用一个四十多岁的老家伙画layout吗?
PR还好

TKS

偶是来学习的，受益匪浅，多谢大神！