微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > scan simulation 遇到的问题

scan simulation 遇到的问题

时间:10-02 整理:3721RD 点击:
小弟最近在min case下做scan simulation 时,NV吃PT吐出来的sdf文件,sdf的生成加了no_negative_delay选项,simulation的波形和sta的report能对的上。
但是我去掉no_negative_delay选项,NV再仿真时,会导致一个latch CK->Q delay比sta报出来的大得多,查看sdf,CK->Q delay是正常的,为什么仿真时delay会变大?导致仿真失败,求解。

-no_negative_delay 影响的只是sdf里面的0值还是负值 ,
你可以读sdf 进sta看看,结果应该差不多的,

sdf中有一些negative delay,就看你仿真是否希望反标进去。
仿真工具对于negative delay的时序计算,可以参考仿真工具手册。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top