微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 请问做SCAN时多个scan clock之间的关系

请问做SCAN时多个scan clock之间的关系

时间:10-02 整理:3721RD 点击:
请问做SCAN时,如果设置了多个scan clock
在使用tetramax做ATPG的时候,默认的这些时钟是同步还是异步的关系?
这些时钟之间的关系如何设置?有命令可以设置吗?搜了一下没有找到这样的命令。
感谢大家解答~

请大家帮忙解答~

这时候要看你function/scan clock是怎么切的。

切换都是做的一个时钟MUX,做scan的时候应该不会考虑func_clk的关系吧,请问多个test_clk如果设置为异步的话该怎么设置?

见过设置多个scan_in/scan_out的,不懂你搞多个scan_clock意义何在

从整个chip角度来说,scan clock 肯定只有1个,额,而且一般block里也只会用1 scan clock,用多个scan clock signoff会很麻烦。
如果确定是asyn 可以设false path

会作异步处理,工具认为是不同的时钟域。
不同时钟域的FF之间会插入LOCKUP,防止发生hold违反。

如果tetramax工具默认这些时钟是异步关系的话,那可否认为在生成scan pattern之后,即使其中某给scan clock没有输入的话,也是不影响测试的?
多个scan clock的目的一是为了clock tree好做,二是为了降低测试功耗。

同时,如果我想把这几个时钟设置为同步的,可以怎么设置呢?谢谢指导

如果要设置成同步那何必搞几个时钟呢,没意义啊,还不如就一个时钟



就相当于是两种方案嘛,文档上一直没有查找到明确的说这几个时钟默认是同步还是异步的关系,因此想知道这个怎么设置。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top