Scan chain是什么东西？在数字后端中起什么作用

用来做DFT 的
就是用一个scan clock 将design里面的DFF 都串起来，在scan mode 下测试。
具体的问前端工程师，他们最清楚

dft相关的东西，扫描链，用于测试dff的状态机，
后端主要做reorder的操作， 为了布线通过

是不是JTAG的测试扫描链?可以看看1149协议

谢谢！学到了！

谢谢分享，谢谢

JTAG是广义scan的一个子类， 属于boundary scan， 狭义的scan chain并不包括JTAG

谢谢！

你好小编，我在place完standardcell之后，窗口提示no scan chain specified\traced这个是对后端有影响吗?是不是网表没综合好

有scanchain吗，没有的话就木有影响！

求问。DC综合后的文件中，scan chain 语句是什么样的?

学习了，感谢各位的分享；

路过。

学习了

简单的说，在芯片中插入scan chain，也就是扫描链来增加芯片的可测性，可测试的范围包括stack-at fault, transition fault, IDDQ等等。 通常先在逻辑综合，也就是Synthesis 中将Flop替换成scannable-Flop，再通过ATPG （automatic test pattern generation）工具分析电路的可测性，生成测试向量 test vector. 芯片流片完成以后，通过ATE (automatic test equipment)机器 通过预留的测试IO (scan in,scan out, scan enable, etc)对芯片写入测试向量，最终可以分析出芯片的各种工艺缺陷。 hope it helpful

1 请问数字后端布局布线需要DFT compiler提供那些文件呢?
2 做完DC综合后，产生的.v文件直接用来做DFT compiler吗?

关于JTAG补充，Jtag scan chain直白的说，就是可以实现测试芯片PAD是否虚连接，可对chip内部配置

鞭辟入里！

正在学习中

被科普中。