微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 把.v的网表文件和其他模块的cdl合并然后转换为.spi文件要用到什么指令?

把.v的网表文件和其他模块的cdl合并然后转换为.spi文件要用到什么指令?

时间:10-02 整理:3721RD 点击:
在encounter下,把.v的网表文件和其他模块的cdl合并然后转换为.spi文件具体要用到什么指令?
一个版本是cic教程中的v2lvs -v cntlo_pad.v -l tsmc18_lvs.v -o pad_counter.spi -s tsmc18_lvs.spi -c cic_-n
另一个版本是v2lvs -v pmult32_lvs.v -l umc18_lvs.v -o pmult32.spi -s umc18_lvs.spi -s0 GND -s1 VDD
大家可以帮我解析一下上面命令的意思吗,怎么一个后面有-c而另外一个是-s1 -s0?

-v : 这个是design verilog
-l : 是lib verilog描述,可不用的,
-s : 各种spice,必须的

谢谢小编回复,-s就是我们需要转换出来的spi格式文件是吧,那-c又是什么意思啊,-s0是不是lef中的ground,-s1是power?,
我刚刚又看到有另外一种写法是.v转换到cdl格式的,像下面,v2lvs -l hej18.v -b -l arti_HEJ018io.v -b -v tag_with_pads.v -o
tag_with_pads.cdl -s0 GND -s1 VDD,这样可行吗?-b是什么意思,是不是cdl格式转换就要用到-b

你好,小编,我也遇到这个问题,请问你最后怎么解决的呀?请告知啊,谢谢!

spi格式其实就是cdl格式,-c不用管了,-s0 -s1都是可有可无,是定义电源和地的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top