微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 网表的优劣

网表的优劣

时间:10-02 整理:3721RD 点击:

在P&R导入后,如何判断网表的优劣?

按照ICC的流程看
一个是是否unique,是否需要进行uniquify
一个就是set_zero_interconnect_delay_mode true去report_timing
再就是跑个流程看看congestion情况(cell和route),从整体上粗略判断哪部分是否过紧,是否约束有问题,或者组合逻辑过多,不太合理等
大概就是这些吧,后面的补充吧

set_zero_interconnect_delay_mode true在encounter里对应什么啊

encounter没有吧
encounter设计按照流程的话,应该得到网表后进行zero WLM的STA去判断吧
如果有timing违反的话,需要修改netlist

wlm是什么意思啊

Wireload Model?

对,就是wire load Model

主要是看pretiming和congestion 情况,
后端要努力去做,实在不行 再叫前端去改

在encounter里对应perPlace。就是在导入网表之后,place之前,做一下report_timing。

在pre-place做report timing,后端需要做什么呢?后端努力去做,去做什么呢?

timeDesign -preplace
如果timing太差, 看出不是后端能修掉的, 就告诉前端改啊
不过 -preplace 是对应 zero WLM 么,不是吧

timeDesign -preplace应该是在import后,place之前做,这样是不是和DC的结果一样啊?另外怎么能看出是不是后端能修掉的啊?

请问下,uniquify的好处是什么呢?是必须要做的吗?

一个可以PR的网表必须是unique的。只有unique的网表PR工具才能对其进行CTS,scan recorder 和 timing opt.
the name of all instantiated cell types are unique.

对PR工具来说,DC后一个好的网表的格式:
uniquify后的网表
changename,net名简化
检查assign和tran语句
是否有无意义的reset和gating clock
是否有未定义的引用等
是否有多余的ports
当然具体根据项目而定。

只是从前端拿过网表后粗略检查下而已
可想如果在zero WLM下timing都有问题的网表,后端一般是没办法去做收敛的。或者说网表存在一定的问题,需要和前端确认

但是前端给过来的不是final version,而是中间版本,对这些中间版本而言,有可能timing是不收敛的,对这个中间版本,应该做什么呢?

以上几项后端工具都能检查出来吗?

其实网表里每个cell的instance name都不一样啊, 因为处在不同层。所以还是没明白uniquefy的意义,呵呵
为什么只有unique之后,才能对其CTS,OPT呢?
望解答,非常感谢

学习了!

调整FloorPlan,调整脚本,发现不合理约束,研讨反馈



找一个不是unique的网表做做试试,看工具会告诉你什么
反正我记得刚开始接触encounter的时候,如果网表不是unique,他会提示你需要unique处理
不过检查是否unique是个基本的流程
对于前端来讲module可以重复调用,这个没有问题,但是对后端来讲必须是唯一的,因为涉及到不同的物理情报,所得到的timing信息也是不一样的

不知道做unique的工具是什么名字呀? 能用到ICC吗?

encounter和ICC都可以

那Astro有对应的功能吗?

没用过Astro,你从它的user guide或者command文件里面搜下unique看看呀

没搜到额 不知道是不是对应的名字不一样 看着觉得unique还挺重要额 最近在看astro的资料都没见到有这么个功能啊

这就不知道了,推荐使用Astor的最新一代产品IC Complier

sigh我给领导推荐过了。他说astro就行。昏倒。满世界的找资料。

ICC的信息真心多

谢谢分享经验,学习了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top