微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > dc综合的2个问题

dc综合的2个问题

时间:10-02 整理:3721RD 点击:
想请教2个在综合中遇到的问题
1)综合好后,时序能过,但连好scan后,时序过不了,setup缺了一点点。
report_timing看了一下,连scan前,timing path的slack是0.01,连scan后,因为寄存器Q端的负载增加了,slack就变负的了,其实就缺了一点点。
想请教下怎样防止这种现象出现?
2)dc综合时会修recovery/removal时间吗?
过pt时发现recovery有违例,report_timing后发现reset经过一长串buffer后,到达寄存器复位端时确实delay很大。
想请教下这个dc会修吗?

1) ignore,
2) set enable_recovery_removal_check true , 然后 再compile_ultra -incr

谢谢版大回复

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top