• · 现在用RC的人多么（rtl compiler）12-31
• · pll的power pin无法连接到core ring上12-31
• · designplanning后的drc问题12-31
• · 求高手解释post sim中的WC/WCL/LT/LTW等corner12-31
• · 为什么module经过DC综合后 端口的数目都变了？ 真奇怪12-31
• · PT做SI分析，必须使用CCS noise model 吗？12-31
• · 面试题 partial floorplan 是什么意思12-31
• · about mcmm12-31
• · design service公司招人12-31
• · 时钟信号并不是一直保持一个周期要怎么进行约束呢？12-31
• · 使用liberty NCX 抽取std cell library中Register的问题12-31
• · DC no design rule option run time12-31
• · LEF in Milkyway 时报错12-31
• · generated clock无clock skew分析的问题12-31
• · "The target_library does not contain an inverter"12-31
• · drc rule问题12-31
• · 请教在ICC中comb和fishbone方式区别12-31
• · DC脚本12-31
• · 求助DC workshop的一道练习题12-31
• · 关于level shifter的一个问题12-31
• · post route后发现拥塞如何解决12-31
• · 集成电路设计中的trace和track 以及rail是什么含义12-31
• · 带有电源可关断模块的design，下电顺序的描述12-31
• · fanin 的问题12-31
• · PTPX如何报告总线功耗呢？12-31