pll的power pin无法连接到core ring上

设计中使用了一个pll的hard block，pll有三对电源地，分别是：VCC18A, GND18A, VCC18D, GND18D, VCCK, GNDK。根据
手册，PLL包含了IOcell，但不包含bonding pad，VCC18A, GND18A, VCC18D, GND18D需要与bonding pad连接，而VCCK和
GNDK需要连到io ring或core ring上。
我在尝试连接VCCK和GNDK的时候一直没成功，VCCK和GNDK在lef中的shape为ring，与其他blcok的shape不太一样，我才是
不是因为这个导致的。有没有哪位大大可以帮忙解答一下，用encounter如何将VCCK和GNDK连到core ring上。
我使用的相关命令如下：
globalNetConnect VCC_PD1 -type pgpin -pin VCCK -inst pll0 -override -verbose -netlistOverride
globalNetConnect GND -type pgpin -pin GNDK -inst pll0 -override -verbose -netlistOverride
sroute -connect { blockPin padPin corePin floatingStripe } -layerChangeRange { ME1 ME6 } -blockPinTarget { nearestTarget } -padPinPortConnect { allPort oneGeom } -checkAlignedSecondaryPin 1 -blockPin useLef -allowJogging 1 -crossoverViaBottomLayer ME1 -allowLayerChange 1 -targetViaTopLayer ME6 -crossoverViaTopLayer ME6 -targetViaBottomLayer ME1 -nets { GND VCC_PD1 }
其中VCC_PD1和GND是我定义的core的power和groud net。
encounter中的图示如下：需要将右图中的绿框部分的VCCK和GNDK连接到旁边的core ring上。谢谢大家！

sroute不好用，就gui里面用edit add route （ 按e） ，手拉就行了，
一般special route都可以这么处理，控制的好一些

非常感谢您的回答！我通过先globalNetConnect，然后手动连连上了。但是现在遇到了一个新的问题，我设计中有个analog的hard block，需要把它的power pin VCC1接到 analog power IO的相应pin上，我试过sroute和手动连都没有成功。检查了IO的pin的定义是use ANALOG。globalNetConnect的时候会报出如下warning:
Failed to connect pin groud pin 'VCC3ANA' of instance 'VCC3ACUTD_1' to global net 'VCC1' because there is mismatch between the polarity of the pin and global net.

硬连上去，然后cleardrc，只能这样
globalnetconnect只能对pg pin起作用，即use power/ground的pin

用UPF定义多个global

看清楚，这个是edi， 怎么读入upf啊

那就CPF?~

我试了，好像还是连不上，我打算先导出GDS，然后在virtuso里连了试试