微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > designplanning后的drc问题

designplanning后的drc问题

时间:10-02 整理:3721RD 点击:
placement之前先用calibre对designplanning后的版图做drc检查,calibre显示好多的error,不知道具体原因出在哪里。是不是由于stdcell未place产生啊?由于stdcell未被place,所以这个时候需不需要现将stdcell删除啊?跪求大神解答啊

gds没合并stdcell的,属于无效gds

GDS只有metal ,没有CT以下信息,要多提几层cell

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top