微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 求助DC workshop的一道练习题

求助DC workshop的一道练习题

时间:10-02 整理:3721RD 点击:



目前在学习DC workshop。
这道练习题实在搞不明白。望请大侠讲解一下。
reg-to-reg的Tmax为何是2-0.3-1?

一个是下降沿触发,一个是上升沿触发,所以实际的setup只有半个周期
clk路径到达的时间是2
data路径到达的时间是1 (上面没提FF2到FF3的Q端的时间?为什么,是0?)
那setup slack=clk_path_time -data_path_time-setup_time=2-1-0.3
不知道对不对?~ 顺便问下,你这纸质的workshop,哪来的~ 分享下?

标题


感谢你的回复。
请问你是如何就能判断出一个是下降沿触发,一个是上升沿触发?还是题里已经隐含了,必须有这个条件?
如果能知道这个条件,就很容易理解了。
这workshop是我借来的。应该是参加synopsys traning发的吧。

标题

感谢你的回复。
请问你是如何判断出一个是下降沿触发,一个是上升沿触发?还是题里已经隐含,必须要有这个条件?
这workshop是我借来的,应该是参加synopsis training发的。

标题

感谢你的回复。
请问你是如何判断出一个是下降沿触发,一个是上升沿触发?还是题里已经隐含,必须要有这个条件?
这workshop是我借来的,应该是参加synopsis training发的。

bsbs525,感谢你的回复。
请问你是如何判断出一个是下降沿触发,一个是上升沿触发?还是题里已经隐含,必须要有这个条件?
这workshop是我借来的,应该是参加synopsis training发的。

FF2的clk端有个圈圈,FF3的clk端没有圈圈……

答案不是在上面么,还讨论啥,把头反过来看

标题

知道答案在下面,看了也没弄懂。新手望见谅!
再次谢谢bsbs525

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top