• · Floorplan阶段如何根据oad放置相应的pin的位置12-31
• · SynplifyPrimier综合designware中的FIFO出错12-31
• · herclues被取代了吗？12-31
• · ICC floating ports 与 Calibre lvs12-31
• · AMD Verisilicon Marvell三个offer怎么选12-31
• · multivoltage设计时候的library提供了FILLBIAS cell12-31
• · 啥区别Astro与ICC？12-31
• · IC物理设计一些小知识12-31
• · 包含模拟模块的全芯片IR drop分析12-31
• · 如何在ICC中加入IO和POWER PAD？ 在线等！12-31
• · 急需求助打strap ，preroute instance问题12-31
• · 综合后带门控时钟单元的网表和RTL做形式化验证问题12-31
• · 各位大侠请问怎么样生成edi在RC extraction的电容表？12-31
• · set_critical_range12-31
• · reg2out违例过大，怎么解决12-31
• · 谁给个加集成icg的脚本 用这个命令的set_clock_gating_style 自己加不进去12-31
• · 数字版图后仿问题。12-31
• · 请教一个关于 recovery time概念的问题12-31
• · 关于PCLAMP的问题12-31
• · DC综合后已无时序违例但是ICC data_setup时又出现12-31
• · 问个DFT问题12-31
• · CDL問題12-31
• · encounter module constraints 问题12-31
• · encounter 添加filler12-31
• · DFM items 的解释12-31