问个DFT问题
时间：10-02
整理：3721RD
点击：
在做occ insertion时，遇到1个问题，请帮忙看下：
PLL_100M clkout已插OCC，但design里还有内部其他clk gen，比如OSC_20M，那么这些clock domain应该怎么做?
如果不把这些寄存器MUX到外部ATE, 那么会有D1 DRC violation。
谢谢！
at speed测试不需要对所有时钟进行，只测高速时钟即可。OSC_20M的是否有必要?