• · NDR设置了。不是所有时钟线都加倍12-31
• · 在ICC中，设置了routing blockage，工具还是会往里面route线，求解(已解决)12-31
• · 成都有哪些公司招数字后端呀？12-31
• · ICC中CTS后应该分析哪些12-31
• · 关于前端综合set_max_transition对后端的影响12-31
• · IO PAD的P/G connection问题12-31
• · 芯片中 cell的个数如何计算的问题 report_qor12-31
• · 标准单元库中缓冲器12-31
• · 衍生时钟时序问题12-31
• · 如何查看ICC里面的某个command属于哪个command group12-31
• · PTPX RTL Power分析如何增加其准确度12-31
• · DC综合多个工作模式怎么约束？12-31
• · error: $width( negedge CK &&& (flag == 1):3602089 ps12-31
• · verilog代码综合问题12-31
• · switch cell 的问题12-31
• · 改变晶体管尺寸为什么可以降低glitch呢12-31
• · DFTC做DRC时报了很多Violation，应该如何处理12-31
• · APR工程师全称是什么？12-31
• · 为什么复位信号在DC中要设成理想,ICC时要真实考虑呢？12-31
• · route的时候有cell blockage为什么还会在上面走线12-31
• · get_attribute ** arrival_window12-31
• · ICC中如何移动wire和修改via？12-31
• · 关于clock 的生长如何不相互影响12-31
• · ICC floorplan报错12-31
• · layout XL source drain 自动切换12-31