改变晶体管尺寸为什么可以降低glitch呢

改变晶体管尺寸为什么可以降低glitch呢，这里的glitch说的不是由于串扰引起的，是由于cell的不同输入信号，到达时间不一致引起的那种；
pdf上写到：“Sizing the transistors to alter their delay profile can be used to tune out glitches”

组合逻辑中减小竞争冒险中产生的毛刺大小的其中一个消除方法是加大负载电容，sizing cell可以增加自身的本征电容吧.

为什么加大负载电容后，就可以减小glitch呢

电容具有滤波作用，可以滤去高频，而毛刺属于高频的成分。