• · 关于后段EDI拉power，各位有没有好的推荐资料12-31
• · non-unate clock 处理方法12-31
• · pr流程中有没有类似cts的到寄存器数据端做平的方法？12-31
• · 求助：CTS之后到底应该干嘛12-31
• · upf电源port定义问题请教12-31
• · DC怎么综合Quartus2里面调用的IP核？12-31
• · 在ICC，怎么设置两个同名的port12-31
• · 关于TSMC标准单元LPE网表的提取12-31
• · dc关于综合参数传递的问题 ，附图！12-31
• · 承接IC数字后端设计外包（五年经验，精于RTL2GDS设计）12-31
• · DC综合加pad之后高扇出12-31
• · debussy中的schemaitic 标准单元symbol显示不正确，如何解决？12-31
• · icc place时如何指定模块的位置12-31
• · 請問TSMC 90nm : 130nm :180nm = 1 : ？ : ？12-31
• · 关于max_capacitance和min_capacitance的问题？12-31
• · 使用calibre pex 给PT 抽spef的问题12-31
• · CTS 冒出setup violations 怎么处理12-31
• · 28ns工艺的09t的cell和12t的cell除了physical的大小不同之外，其他有什么区别12-31
• · pt 中报没有被时钟约束到的reg,用什么命令了？在线等12-31
• · 用calibre做DRC检查报顶层金属线宽和间距的错误12-31
• · DRC检查报MinArea的错误12-31
• · 在route前可以根据什么内容来判断是否容易route？12-31
• · 请问普通的clockbuffer是如何设计的？12-31
• · dc_t 2013 sp1 综合时遇到如下情况12-31
• · 65nm最快时钟大概能达到多少呢？12-31