微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > CTS 冒出setup violations 怎么处理

CTS 冒出setup violations 怎么处理

时间:10-02 整理:3721RD 点击:
求教论坛各位大神,CTS之前,由于clock 是ideal 的,没有setup hold violation,但是CTS之后,出现了setup violation,而且clock_opt也没有去修复它,请问大神,应该如何设置,让CTS满足setup timing。

或者说是clock_opt修复不了setup violation,毕竟 频率还算高(3.6ns),或者floorplan有问题?

CTS之后,出现了setup violation不是再正常不过的事了么,后端的主要工作就是修timing啊。
这个没有统一的方法,得具体问题具体分析。你可以发个timing报告出来看看。

可能时钟树做得不好,时序恶化一些的话是正常的,前端多留一些slack

psynopt,否则就是ccd

确实时钟树做不好,最长路径都四点几个ns(超过周期了),而且时钟树都快20级了,但是为了保证clk skew ,没办法啊!不知道有什么好的办法做出 可靠 完美一点的时钟树么?

小编大哥,ccd 啥意思啊

icc的concurrent clock and data optimization ,简称ccd, edi里面叫ccopt, 类似

时钟Ideal只是说Latency是个定值,并不一定为零,只是它默认值是零。
修Timing第一步先要改善Correlation,保证物理综合、PreCTS、PostCTS三个阶段看到的关键路径是一样的。
可以参考ARM的DC脚本,也对时钟Latency作了反标。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top