请问普通的clockbuffer是如何设计的？

最忌看了几篇关于时钟buffer的英文文章，看到很多做的clock buffer都很复杂，结构里面有charge pump、控制级等、还有PWCL等控制环。
在这儿请教一下各位，标准单元库中clock buffer的设计都是这么复杂吗?有什么普通的clock buffer结构吗?搜了一下中文的paper，基本上很少有讲时钟buffer的设计。
谢谢给位！

顶一下

你看的都是模拟方法设计的关于锁相环的时钟吧！数字IC中其实主要指就是时钟树~

谢谢回答！因为之前没做过数字相关的东西，所以有些基本的概念都不太熟。请教一下你，数字电路中是使用普通的buffer去构成时钟树来形成时钟buffer吗?

一般会有专门用于时钟树的逻辑单元的，例如CKXXX的门，对上升下降沿的要求更高。

就是更balance rise，fall delay一些， 有的input pin加了diode，驱动能力可以很大，和其他buffer区别不大，
数字的