微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > dc_t 2013 sp1 综合时遇到如下情况

dc_t 2013 sp1 综合时遇到如下情况

时间:10-02 整理:3721RD 点击:
综合时候网表出现 \**PRIM_NAND1**\ 单元,是什么东东? 没有map的cell应该名字是GTECH_**的,这种没见过,求解释。我用的是hvtc50和rvtc40的库。


(现场描述:之前是用hvt 50综合的,sdc 有一个case analyse 设了0。综合正常。但是没有考虑case 1的情况,去掉case以后0和1都考虑,时序较差,cell数目忽然增大很多。因此加入rvt以作改善。加入rvt设置为0时,就出现了上面的情况,报告显示基本用的100%还是hvt cell,另外网表中出现了不识别的**PRIM_**这些东西。设置为1时就不会了,rvt cell 用到90%,hvt用到10%。)
为什么出现**PRIM_这类单元,求合理解释,谁遇到过?大神们帮忙啊。

还没有map成功,

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top