PTPX RTL Power分析如何增加其准确度

时间：10-02 整理：3721RD 点击：

RTL Dump VCD + Netlist 的power分析，report average power 出来发现clock network上面的power非常大，整个power也比以前版本后仿的结果大很多。请问在这个flow里面应该如何确保或者增加结果的准确性啊?
另外在这个流程中，有部分net mapping不上，一个是synthesis阶段 saif map 的时候报了一些类似数组信号mapping不上，还有在ptpx source DC dump出来的mapping 时有一些Error，不知道是否必须需要做到100%的mapping ?

顶一下

另外有什么办法去debugread_vcd 后的覆盖率低的问题吗?

如果找到不能map的點，需要利用set_rtl_to_gate_name把rtl和gate map上，這樣的話可以減少unannotated。

你好，我想问一下你synthesis时候用saif_map写出来的name_map文件里面有set_rtl_to_gate_name这个命令么?我尝试了一下用saif_map这个命令，但是写出来的文件是空的，啥都没有！请问你是怎么用的这个命令

在dc编译之前加上saif_map -start
输出的时候
saif_map -create_map -source_instancexxxx.saif
saif_map -type ptpx -write_map saif_ptpx.tcl
去找找reference flow吧，好像是有的rtl power方面的

你好，我flow中也是这么做的：在dc编译之前加上saif_map -start
输出的时候
saif_map -create_map -source_instancexxxx.saif
saif_map -type ptpx -write_map saif_ptpx.tcl但是写出来的文件是空的，啥都没有，DC中有什么特殊设置吗?谢谢

你在log里面看到这条命令敲下去有什么warning报出来吗?

上一篇：DC综合多个工作模式怎么约束？
下一篇：如何查看ICC里面的某个command属于哪个command group

分析准确度 PTPX RTL Power 相关文章：

栏目分类